新的NMOS（N型金屬氧化物半導(dǎo)體）外延沉積工藝對下一代移動(dòng)處理器芯片內(nèi)更快的晶體管至關(guān)重要
NMOS外延可將晶體管速度提高半個(gè)器件節(jié)點(diǎn)，同時(shí)不增加關(guān)閉狀態(tài)下的功耗

2013年7月12日，加州圣克拉拉——應(yīng)用材料公司在Applied Centura® RP Epi系統(tǒng)設(shè)備上新開發(fā)了一套NMOS晶體管應(yīng)用技術(shù)，繼續(xù)保持其在外延技術(shù)方面十年來的領(lǐng)先地位。該應(yīng)用技術(shù)的開發(fā)符合行業(yè)在20納米節(jié)點(diǎn)時(shí)將外延沉積從PMOS（P型金屬氧化物半導(dǎo)體）向NMOS（N型金屬氧化物半導(dǎo)體）晶體管延伸的趨勢，推動(dòng)芯片制造商打造出更快的終端，提供下一代移動(dòng)計(jì)算能力。

“外延是高性能晶體管的基本組成部分，速度提升相當(dāng)于縮放半個(gè)器件節(jié)點(diǎn)。”應(yīng)用材料公司硅系統(tǒng)事業(yè)部晶體管與金屬化產(chǎn)品副總裁Steve Ghanayem表示，“除了傳統(tǒng)的PMOS 外延以外，通過實(shí)施NMOS外延工藝，我們能幫助晶圓代工客戶進(jìn)一步增強(qiáng)用于下一代器件的晶體管性能。”

自90納米終端節(jié)點(diǎn)以來，具有即時(shí)摻雜性能的應(yīng)變選擇性外延膜已經(jīng)改善了PMOS晶體管的遷移率，降低了電阻，從而提高了晶體管的速度。在NMOS 晶體管中采用選擇性外延，具有類似的提升作用，能夠增強(qiáng)總體芯片的性能。通過將這種技術(shù)用于這兩類晶體管，應(yīng)用材料公司推動(dòng)了行業(yè)發(fā)展，以滿足日益增長的多功能移動(dòng)產(chǎn)品更快和更高計(jì)算能力的需求。這種性能的提升有助于客戶實(shí)現(xiàn)更先進(jìn)的功能，如提升多任務(wù)和更高品質(zhì)的圖形以及影像處理能力等。

Centura RP Epi系統(tǒng)設(shè)備是經(jīng)過生產(chǎn)實(shí)踐證明的PMOS外延應(yīng)用領(lǐng)域的的領(lǐng)導(dǎo)者。隨著今天這項(xiàng)新技術(shù)的推出，該系統(tǒng)的應(yīng)用范圍如今已涵蓋了NMOS晶體管指定區(qū)域薄膜的選擇性沉積。應(yīng)用材料公司市場領(lǐng)先的專有外延技術(shù)能夠?qū)崿F(xiàn)高質(zhì)量應(yīng)變膜在沉積時(shí)進(jìn)行精準(zhǔn)的原子摻雜。嚴(yán)格的制造工藝控制帶來優(yōu)秀的膜性能、均勻性和極低缺陷率。這些特性解決了諸多性能問題，包括關(guān)鍵電荷層的電阻率問題。

對CenturaRPEpi系統(tǒng)設(shè)備的市場領(lǐng)導(dǎo)地位發(fā)揮核心作用的是其集成的低溫預(yù)清潔Siconi®技術(shù)。在同一個(gè)真空平臺(tái)集成預(yù)清潔和外延工藝，能夠消除排隊(duì)時(shí)間，相較單機(jī)獨(dú)立系統(tǒng)設(shè)備能夠減少界面污染超過一個(gè)數(shù)量級(jí)，從而打造純潔的硅表面，實(shí)現(xiàn)無缺陷外延晶體生長。

應(yīng)用材料公司（納斯達(dá)克：AMAT）是一家全球領(lǐng)先的高科技企業(yè)。應(yīng)用材料公司的創(chuàng)新設(shè)備、服務(wù)和軟件被廣泛應(yīng)用于先進(jìn)半導(dǎo)體芯片、平板顯示器和太陽能光伏產(chǎn)品制造產(chǎn)業(yè)。我們的技術(shù)使智能手機(jī)、平板電視和太陽能面板等創(chuàng)新產(chǎn)品以更普及、更具價(jià)格優(yōu)勢的方式惠及全球商界和普通消費(fèi)者。欲了解更多信息，請?jiān)L問：www.appliedmaterials.com。